

LABORATORUL 10

DETECTORUL ȘI GENERATORUL DE PARITATE

10.1 OBIECTIVE

După parcurgerea acestui laborator studentul trebuie să reușească:

1. Determinarea tabelului de adevăr pentru detectorul și generatorul de paritate;
2. Cunoașterea funcționării acestui circuit.

10.2 INTRODUCERE TEORETICĂ

În procesul transmiterii informațiilor numerice pot apărea erori. O metodă simplă de detectare a acestora constă în utilizarea codurilor detectoare de erori (cu verificare la paritate sau imparitate). Aceste coduri se bazează pe faptul că la emisie se formează un nou cuvânt de cod prin adăugarea unui bit suplimentar la cei existenți, astfel încât numărul de cifre de 1 din cuvântul nou format să fie par (sau impar). La recepție se verifică paritatea sau imparitatea numărului de cifre de 1 din cuvântul recepționat care trebuie să corespundă cu cel de la emisie.

Detectoarele de paritate au rolul de a determina paritatea sau imparitatea numărului de variabile de intrare egale cu 1. Detectorul elementar de paritate (pentru cuvinte de doi biți) este circuitul de anticoincidență (sumatorul modulo 2). Proprietatea acestui circuit (SAU-EXCLUSIV) este de a răspunde prin 1 logic când una din intrări este pe 1 și cea de a doua pe 0 (imparitate), sau prin 0 logic când ambele intrări sunt pe 1, respectiv 0 (paritate).

Cu patru astfel de porți se poate realiza schema unui generator sau detector de paritate pentru cuvinte de 4 biți, ca în figura 10.1:




Figura 10.1



CLAUDIU LUNG
ȘTEFAN ONIGA

RADU JOIAN
CIPRIAN GAVRINCEA

CIRCUITE INTEGRATE DIGITALE

Îndrumător de laborator

